

# PATENT ABSTRACTS OF JAPAN

(11)Publication number : 58-086733

(43)Date of publication of application : 24.05.1983

(51)Int.Cl.

H01L 21/60

(21)Application number : 56-184771

(71)Applicant : NEC CORP

(22)Date of filing : 18.11.1981


(72)Inventor : INADA MASAOKI

## (54) SEMICONDUCTOR DEVICE

### (57)Abstract:

**PURPOSE:** To increase the bonding strength between a multilayer electrode and an insulating film by providing a nitride film layer between the junction region of an electrode layer and the insulating film constituting a lower layer.

**CONSTITUTION:** After each region is formed on an Si substrate by a method known publicly, plasma SiN is connected onto the whole surface, photoetching is applied thereon, and thereby an SiN film 1-3 is formed in a junction region. Next, windows are opened selectively in an SiO<sub>2</sub> film 1-2, Pt is connected thereto, and heating is made at the temperature of 500° C. Thereafter, Pt which has not reacted is removed by aqua regia, and thereby connection layers 1-11W1-12 are formed of Pt-Si. Subsequently, Ti and Al are superposed thereon to prepare layers 1-13 and 1-14. According to this constitution, there is SiN between the SiO<sub>2</sub> film 1-2 and Ti of the lowermost layer of a metal electrode, and thereby the strength of bonding with Ti is improved. Therefore, the strength of the junction region against exfoliation is increased, and there is not uniformity in the strength nearly at all. Mo or TiW is also effective in addition to Ti.



## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]



⑨ 日本国特許庁 (JP)

⑩ 特許出願公開

⑫ 公開特許公報 (A)

昭58—86733

⑤ Int. Cl.<sup>3</sup>  
H 01 L 21/60

識別記号

庁内整理番号  
6819—5F

③ 公開 昭和58年(1983)5月24日

発明の数 1  
審査請求 未請求

(全 4 頁)

⑭ 半導体装置

東京都港区芝五丁目33番1号日  
本電気株式会社内

① 特 願 昭56—184771

⑦ 出 願 人 日本電気株式会社

② 出 願 昭56(1981)11月18日

東京都港区芝5丁目33番1号

⑧ 発 明 者 稲田正明

④ 代 理 人 弁理士 内原晋

明 細 書

1. 発明の名称

半導体装置

2. 特許請求の範囲

半導体基板の所望領域から該半導体基板表面に設けられた絶縁膜上に引き出された電極層にボンディング領域が形成されてなる半導体装置に於いて、該電極層のボンディング領域と下層の側記絶縁膜との間に、該電極層に対して強い接着強度を有する窒化膜層が存在することを特徴とする半導体装置。

3. 発明の詳細な説明

本発明は半導体装置に係り、特に金属電極のボンディング領域における構造の改良された半導体装置に関する。

高周波帯において動作を要求される、半導体装置においては極めて浅い不純物注入層への電極金

属のシンタリングによる接合破壊等の現象防止やショットキバリアダイオードを形成する為に使用されるPt—Si層とアルミニウムの反応防止の為に、通常、チタン—アルミニウム(Ti—Al)、チタン—タングステン合金—アルミニウム(Ti—W—Al)、チタン—白金—金(Ti—Pt—Au)等の多層金属電極が用いられる。しかしながら、該Ti、Ti—W等のブロック層は一般に二酸化シリコン(SiO<sub>2</sub>)等の絶縁膜との接着強度が充分でない為にSiO<sub>2</sub>膜上に引き出された状態で形成されている上記多層構造の金属電極層のボンディング領域に金(Au)層等のボンディングを行った際に、その剝離強度が大幅にばらつき、極めて弱いものが発生し、半導体装置の品質や製造歩留り、信頼性を低下させるという問題があった。

本発明の目的は上記従来の欠点を除き多層電極と絶縁膜との接着強度の強い構造のボンディング領域を有する半導体装置を提供するものである。

即ち、本発明は、例えば半導体基板の所望領域から半導体基板表面の絶縁膜上に引き出された電極

層にボンディング領域の構造が、ボンディング電極と下層の絶縁膜との間にボンディング電極層に対して強い接着力を有するプラズマSiN膜が存在することを特徴とする。

以下、本発明実施例を図面により詳細に説明する。半導体基板に公知の方法により各領域を形成した後、プラズマSiN膜を被着しボンディング領域部のプラズマSiN膜が残る様に加工し、その後、金属電極を形成することによりボンディング領域部構造を、プラズマSiN—チタン—アルミニウム(P・SiN—Ti—Al)プラズマSiN—チタン・タングステン合金—アルミニウム(P・SiN—Ti—W—Al)、プラズマSiN—チタン—白金—金(P・SiN—Ti—Pt—Au)構造となることを特徴とする。

上記、本発明の構造を有する電極を形成する方法は例えば次の方法がとられる。

第1—1図～第1—3図は本発明の好ましい第1の実施例で、まず公知の方法で半導体基板に各領域を形成した後プラズマSiN膜を約5000Å

る(第1—3図)。

第2—1図～第2—6図は、本発明を2層配線技術に実施した本発明の第2の実施例で、まず、公知の方法で半導体基板にエミッタ領域以外の各領域を形成した後、各領域のコンタクトとなる部分(2—3, 2—4, 2—5)を開孔する(第2—1図)。その後、全面に気相成長によりポリシリコン膜(2—6)を約5000Å成長させ、さらに熱酸化により酸化膜(2—7)を500~600Å成長させ、その後、窒化膜(2—8)を1100Å成長させる(第2—2図)。その後、フォトリソグラフィ技術により窒化膜(2—8)の所望の部分のエッチングし、その後、熱酸化をおこなうことにより窒化膜が表面に被着していない部分のポリシリコン膜が酸化膜に変わり所望のパターン(2—9, 2—10, 2—11)が形成される(第2—3図)。その後、フォトリソグラフィ技術により、該所望パターン(2—9)部のみの窒化膜、酸化膜を除去し公知の方法によるエミッタ拡散をおこないエミッタ(2—12)を形成する。

全面に被着し、公知の方法によりボンディング部のみプラズマSiN膜が残る様にフォトリソグラフィ技術により加工しプラズマSiN膜(1—3)を形成する(第1—1図)。その後、フォトリソグラフィ技術によりコンタクトを開孔し全面にPtを被着した後、該半導体基板を500℃に加熱した後、SiO<sub>2</sub>膜、プラズマSiN膜上の未反応のPtを、王水等により除去し第1—2図に示すようなコンタクト部にPt—Siによるベースコンタクト層(1—11)エミッタコンタクト層(1—10)ショットキバリアダイオード(1—12)を形成する(第1—2図)。その後、スパッタリング等の方法により金属電極層、例えば、Ti層を1000Å Al層を1.5μmの厚さに被着し、次いでフォトリソグラフィ技術の方法によりTi—Al層を所望の形状に加工し配線及び金属電極層(1—13)、(1—14)を形成することによりボンディング領域が絶縁層(SiO<sub>2</sub>膜)—プラズマSiN—チタン—アルミニウム(SiO<sub>2</sub>—P・SiN—Ti—Al)の構造とな

又同様にして該所望パターン(2—10)(2—11)部にも抵抗を下げる為にP型・N型の物質を拡散し、ベースP<sup>+</sup>(2—13)、コレクタN<sup>+</sup>(2—14)を形成する。その後、ポリシリコン表面の酸化膜を完全に除去し、白金(Pt)を被着し、該基板を500℃に加熱した後酸化膜上の未反応のPtを王水等により除去し配線領域(2—9', 2—10', 2—11')を形成する(第2—4図)。その後、全面にプラズマSiN膜(2—15)を約1.0μm被着し、さらに、フォトリソグラフィ技術を用いて所望部にスルーホールを開孔し、その後、全面にチタン(Ti)を約1000Å被着し、さらにTi膜(2—16)の上部にAl膜(2—17)を約1.0μm被着する(第2—5図)。その後、フォトリソグラフィ技術を用いて所望の形状にTi—Al膜を加工し配線部(2—18)、金属電極部(2—19)を形成することにより、該金属電極部のボンディング領域が絶縁層(SiO<sub>2</sub>膜)—プラズマSiN膜(P・SiN)—チタン(Ti)—アルミニウム(Al)構造と

なる。

上記のような方法で形成した、本発明にかかる金属電極構造にあたっては、ボンディング領域においては絶縁層( $\text{SiO}_2$ 膜)と金属電極層の間にはプラズマ $\text{SiN}$ 膜層が存在し、絶縁層( $\text{SiO}_2$ 膜)ープラズマ $\text{SiN}$ 膜( $\text{P-SiN}$ )ーチタン( $\text{Ti}$ )ーアルミニウム( $\text{Al}$ )の構造となり、該絶縁層( $\text{SiO}_2$ 膜)と該金属電極の最下膜を構成するチタン層との間の接着強度が向上するため、該ボンディング領域の剝離強度が大幅に向上し、又強度のばらつきも殆んどなくなる。

上記実施例においては、配線電極のブロッキング層としては、チタン以外にモリブデン( $\text{Mo}$ )、チタン・タングステン( $\text{Ti-W}$ )が使用されてもよい。又、上記実施例においては本発明を半導体集積回路に実施した場合を説明したが、本発明は他の半導体集積回路はむろん、トランジスタ等に適用しても可能である。

以上説明した様に本発明の電極構造を有する半導体装置はボンディング強度が大幅に向上し、し

かも強度のばらつきも殆んどなくなるので半導体装置の製造歩留及び信頼性の向上に対して極めて有効である。

#### 4. 図面の簡単な説明


第1-1図乃至第1-3図、第2-1図乃至第2-6図は本発明による半導体装置の実施例を各々工程順に示す断面図である。

なお図において、1-1……シリコン基板、1-2……酸化膜、1-3……プラズマ $\text{SiN}$ 膜、1-4……エミッタ領域、1-5……ベース領域、1-6……コレクタ領域、1-7……エミッタ・コンタクト、1-8……ベース・コンタクト、1-9……コレクタ・コンタクト、1-10……エミッタ $\text{Pt-Si}$ コンタクト、1-11……ベース・ $\text{Pt-Si}$ コンタクト、1-12……ショットキバリアダイオード、1-13……配線・電極アルミニウム、1-14……配線・電極チタン、2-1……シリコン基板、2-2……酸化膜、2-3……エミッタ・コンタクト、2-4……ベース・


コンタクト、2-5……コレクタ・コンタクト、2-6……ポリシリコン膜、2-7……酸化膜、2-8……窒化膜、2-9、2-10、2-11……熱酸化により形成されたパターン、2-9'、2-10'、2-11'……配線領域部、2-12……エミッタ領域、2-13……ベース $\text{P}^+$ 領域、2-13'……ベース領域、2-14……コレクタ $\text{N}^+$ 領域、2-14'……コレクタ領域、2-15……プラズマ $\text{SiN}$ 膜、2-16……チタン膜、2-17……アルミニウム膜、2-18……配線部、2-19……金属電極部、である。

代理人 弁理士 内 原 晋


第1-1図




第1-2図




第1-3図




第2-1図




第2-2図




第2-3図




第2-4図



第2-5図



第2-6図



## 特許法第17条の2の規定による補正の掲載

昭和 56 年特許願第 184771 号(特開 昭  
58- 86733 号, 昭和 58 年 5 月 24 日  
発行 公開特許公報 58- 868 号掲載)につ  
いては特許法第17条の2の規定による補正があっ  
たので下記のとおり掲載する。 7 ( 2 )

Int. Cl. 4	識別記号	庁内整理番号
H01L 21/60		6732-5F

## 手 続 補 正 書 (自発)

昭和 60.11.21  
年 月 日

特許庁長官 殿

1. 事件の表示 昭和56年 特許 願第184771号
2. 発明の名称 半 導 体 装 置
3. 補正をする者

事件との関係

出 願 人

東京都港区芝五丁目33番1号  
(423) 日本電気株式会社  
代表者 関 本 忠 弘

## 4. 代 理 人

〒108 東京都港区芝五丁目37番8号 住友三田ビル  
日本電気株式会社内  
(6591) 弁理士 内 原  
電話 東京 (03) 456-3111(大代表)  
(通称先 日本電気株式会社 特許部)

## 5. 補正の対象

図面

## 6. 補正の内容

第2-6図を添付図面第2-6図のごとく訂正  
します。

第 2-6 図

